Kondensator < Elektrotechnik < Ingenieurwiss. < Vorhilfe
|
Status: |
(Frage) überfällig | Datum: | 15:30 Do 17.09.2009 | Autor: | SergeiP |
Aufgabe | Betrachtet werden soll ein DRAM mit einer Speichermatrix mit 256 Zeilen und 256 Spalten. Eine Speicherzelle benötigt auf dem Chip 10 μm x 20 μm (Spalten- x Zeilenabstand). Die Kapazität CZ einer Zelle beträgt ca. 0,05 pF, ihr parasitärer Leitwert GZ ca. 10 pS. Der Kapazitätsbelag der Zuleitungen kann mit C’L = 0,1 pF/mm
angenommen werden.
Die Speicherzelle wird mit einer Versorgungsspannung von UB = 5 V betrieben. Nehmen Sie an, dass diese Spannung unmittelbar nach dem Refresh an der
Speicherkapazität anliegt. Die Speicherzelle soll für eine Refresh-Zykluszeit von tR = 4 ms ausgelegt werden.
Auf welchen Wert sinkt die Spannung am Speicherkondensator
innerhalb einer Refresh-Zykluszeit ab? |
Ich bin meine Unterlagen nun komplett durchgegangen und finde nichteinmal einen Ansatz.
Kann mir jemand weiterhelfen?
Mfg Sergei
Ich habe diese Frage in keinem Forum auf anderen Internetseiten gestellt.
|
|
|
|
Status: |
(Mitteilung) Reaktion unnötig | Datum: | 16:20 Sa 19.09.2009 | Autor: | matux |
$MATUXTEXT(ueberfaellige_frage)
|
|
|
|